Hey，我是马昭鑫，一名集成电路（IC）设计工程师，主攻方向是锁相环（Phase-locked Loops，PLL），对有线/无线通信和SoC设计略知皮毛。
可能与大部分Analog IC designer不同，我除了喜欢摆弄各种管子（transistor）以外，还喜欢敲敲code。源码的构建、解耦、融合和程序执行过程中的创建、转换、毁灭让我沉迷，它们是如此的一丝不苟，又充满了折中的智慧。
“中庸之为德也，其至矣乎。”——《论语·庸也》
我来自孔孟大地，深受“中庸之道”浸染，而模拟集成电路设计中最基础的思想——tradeoff——与之不谋而合。在学习、工作中，我同样沉醉于调和各种需求、调整参数实现系统的和谐通达。
平时头脑中经常会冒出一些乱七八糟的想法，我会随手记在手机备忘录、oneNote之类的地方。待闲下来后略经整理，找个地方贴出来，便有了这个博客。
履历/CV
- 2017.2 ~ present: Hefei, Mediatek. Analog IC designer
- PLL, CDR and AFE for SerDes design
- PLL team mentor
- Analog task leader/Coordinator
- 2013.7 ~ 2017.1: Shanghai, Hisilicon. Analog IC designer
- PLL/System for cellphone RF design
- Mixed-signal modelling and verification
- 2010.9 ~ 2013.6: Hefei, USTC. Student
- Circuits and systems, IC lab
- 2006.9 ~ 2010.6: Qingdao, SDUST. Student
- Applied physics
